|
شیفت ریجستر
SN74HC166DRG4
Counter Shift Registers 8Bit Parallel Load Shift Registers
کیفیت: ORIGINAL(distributor) پکیج: SOIC-16
قیمت تک فروشی 208,500 ریال
قیمت عمده 145,000 ریال (10 به بالا)
قیمت ویژه 142,460 ریال (100 به بالا)
قیمت فوق العاده141,190 ریال (1000 به بالا)
 قیمت تک فروشی 0.289 تتر با تخفیف
1.510.980.97
|
توضیحات
اين رجيسترهاي ورودي موازي يا سريال خروجي سريال داراي ورودي‌هاي ساعت گيت (CLK، CLK INH) و ورودي واضح (CLR) هستند. حالت‌هاي ورود موازي يا ورود سريال توسط ورودي shift/load (SH/LD) ايجاد مي‌شوند. وقتي زياد باشد، SH/LD ورودي داده سريال (SER) را فعال مي کند و هشت فليپ فلاپ را براي جابجايي سريال با هر پالس ساعت (CLK) جفت مي کند. وقتي کم باشد، ورودي هاي داده موازي (عرض) فعال مي شوند و بارگيري همزمان در پالس ساعت بعدي رخ مي دهد. در طول بارگذاري موازي، جريان داده سريال مهار مي شود. کلاکينگ در لبه سطح پايين تا بالا CLK از طريق يک گيت NOR مثبت 2 ورودي انجام مي شود، که اجازه مي دهد از يک ورودي به عنوان يک تابع فعال کردن ساعت يا مهار ساعت استفاده شود. بالا نگه داشتن CLK يا CLK INH از کلاکينگ جلوگيري مي کند. پايين نگه داشتن هر يک، ورودي ساعت ديگر را فعال مي کند. اين اجازه مي دهد تا ساعت سيستم آزادانه در حال اجرا باشد و ثبت را مي توان با دستور با ورودي ساعت ديگر متوقف کرد. CLK INH بايد تنها زماني به سطح بالا تغيير يابد که CLK بالا باشد. CLR همه ورودي هاي ديگر از جمله CLK را لغو مي کند و همه فليپ فلاپ ها را صفر مي کند.
Description
These parallel-in or serial-in, serial-out registers feature gated clock (CLK, CLK INH) inputs and an overriding clear (CLR) input. The parallel-in or serial-in modes are established by the shift/load (SH/LD) input. When high, SH/LD enables the serial (SER) data input and couples the eight flip-flops for serial shifting with each clock (CLK) pulse. When low, the parallel (broadside) data inputs are enabled, and synchronous loading occurs on the next clock pulse. During parallel loading, serial data flow is inhibited. Clocking is accomplished on the low-to-high-level edge of CLK through a 2-input positive-NOR gate, permitting one input to be used as a clock-enable or clock-inhibit function. Holding either CLK or CLK INH high inhibits clocking; holding either low enables the other clock input. This allows the system clock to be free running, and the register can be stopped on command with the other clock input. CLK INH should be changed to the high level only when CLK is high. CLR overrides all other inputs, including CLK, and resets all flip-flops to zero.
|
کلیه حقوق این سایت متعلق به فروشگاه Skytech می باشد