توضیحات
K9F4G08X0B يک حافظه 4,224 مگابيت (4,429,185,024 بيت) است که به صورت 262,1 44 رديف (صفحه) در 2,112x8 ستون سازماندهي شده است. ستون هاي يدکي 64x8 از آدرس ستون 2048~2111 قرار دارند.
يک رجيستر داده 2112 بايتي به آرايه هاي سلول حافظه متصل است که انتقال داده را بين بافرهاي ورودي/خروجي و حافظه در طول عمليات خواندن صفحه و برنامه صفحه انجام مي دهد. آرايه حافظه از 32 سلول تشکيل شده است که به صورت سريال به هم متصل شده اند تا ساختار NAND را تشکيل دهند. هر يک از 32 سلول در يک صفحه متفاوت قرار دارند.
يک بلوک از دو رشته ساختار يافته NAND تشکيل شده است. يک ساختار NAND از 32 سلول تشکيل شده است. در مجموع 1,081,344 سلول NAND در يک بلوک قرار دارند. عمليات برنامه و خواندن بر اساس صفحه اجرا مي شود، در حالي که عمليات پاک کردن بر اساس بلوک اجرا مي شود. آرايه حافظه شامل 4096 بلوک 128 هزار بايتي قابل پاک شدن جداگانه است.
اين نشان مي دهد که عمليات پاک کردن بيت به بيت در K9F4G08X0B ممنوع است. K9F4G08X0B داراي آدرس هاي مالتي پلکس شده در 8 I/O است. اين طرح به طور چشمگيري تعداد پين ها را کاهش مي دهد و با حفظ ثبات در طراحي برد سيستم، امکان ارتقاي سيستم را به تراکم هاي آينده فراهم مي کند. دستورات، آدرس و داده‌ها همگي از طريق ورودي/خروجي با پايين آوردن WE در حالي که CE کم است، نوشته مي‌شوند.
آن‌ها در لبه‌ي رو به رشد WE چفت شده‌اند. Command Latch Enable (CLE) و Address Latch Enable (ALE) به ترتيب براي فرمان و آدرس چندگانه از طريق پين هاي I/O استفاده مي شوند. برخي از دستورات به يک چرخه اتوبوس نياز دارند. براي مثال، Reset Command، Status Read Command و غيره فقط به يک گذرگاه چرخه نياز دارند. برخي از دستورات ديگر، مانند صفحه خواندن و پاک کردن مسدود کردن و برنامه صفحه، به دو چرخه نياز دارند: يک چرخه براي راه اندازي و چرخه ديگر براي اجرا.
Description
The K9F4G08X0B is a 4, 224Mbit(4,429,185,024 bit) memory o rganized as 262,1 44 rows(pages) by 2,112x8 columns. Spare 64x8 columns are located from column address of 2,048~2,111.
A 2,112-byte data register is connected to memory cell arrays accommodating data transfer between the I/O buffers and memory during page read and page program operations. The memory array is made up of 32 cells that are serially connected to form a NAND structure. Each of the 32 cells resides in a different page.
A block consists of two NAND structured strings. A NAND structure consists of 32 cells. Total 1,081,344 NAND cells reside in a block. The program and read operations are executed on a page basis, while the erase operation is executed on a block basis. The memory array consists of 4,096 separately erasable 128K-byte blocks.
It indicates that the bit by bit erase operation is prohibited on the K9F4G08X0B. The K9F4G08X0B has addresses multiplexed into 8 I/Os. This scheme dramatically reduces pin counts and allows system upgrades to future densities by maintaining consistency in system board design. Command, address and data are all written thr ough I/O s by bringing WE to low while CE is low.
Those are latched on the rising edge of WE. Command Latch Enable(CLE) and Address Latch Enable(ALE) are used to multiplex command and address respectively, via the I/O pins. Some commands require one bus cycle. For example, Reset Command, Status Read Command, etc require just one cycle bus. Some other commands, like page read and block erase and page program, require two cycles: one cycle for setup a nd the other cycle for execution.
|