توضیحات
شرح بلوک دياگرام نمودار بلوک صفحه 8 معماري ساده شده اين دستگاه را نشان مي دهد. هر بلوک در بلوک دياگرام نشان دهنده يک يا چند ماژول مدار در تراشه واقعي است که براي دسترسي، پاک کردن، برنامه ريزي و خواندن آرايه حافظه استفاده مي شود. بلوک "CONTROL INPUT LOGIC" پين هاي ورودي CE#، OE#، WE#، RESET#، BYTE# و WP#/ACC را دريافت مي کند. آدرس‌هاي داخلي از اين بلوک به آرايه اصلي و رمزگشاهاي متشکل از "X-DECODER"، "Y-DECODER"، "Y-PASS GATE" و "FLASH ARRAY" خروجي مي‌شوند. X-DECODER خطوط کلمه آرايه فلش را رمزگشايي مي کند، در حالي که Y-DECODER خطوط بيت آرايه فلش را رمزگشايي مي کند. خطوط بيت به طور انتخابي از طريق دروازه هاي Y-PASS به "SENSE AMPLIFIER" و "PGM DATA HV" متصل مي شوند. SENSE AMPLIFIERS براي خواندن محتويات حافظه فلش استفاده مي شود، در حالي که بلوک "PGM DATA HV" براي ارائه انتخابي قدرت بالا به خطوط بيت در طول برنامه ريزي استفاده مي شود. "I/O BUFFER" ورودي و خروجي روي پدهاي Q0-Q15/A-1 را کنترل مي کند.
Description
BLOCK DIAGRAM DESCRIPTION The block diagram on Page 8 illustrates a simplified architecture of this device. Each block in the block diagram represents one or more circuit modules in the real chip used to access, erase, program, and read the memory array. The "CONTROL INPUT LOGIC" block receives input pins CE#, OE#, WE#, RESET#, BYTE#, and WP#/ACC. The internal addresses are output from this block to the main array and decoders composed of "X-DECODER", "Y-DECODER", "Y-PASS GATE", AND "FLASH ARRAY". The X-DECODER decodes the word-lines of the flash array, while the Y-DECODER decodes the bit-lines of the flash array. The bit lines are electrically connected to the "SENSE AMPLIFIER" and "PGM DATA HV" selectively through the Y-PASS GATES. SENSE AMPLIFIERS are used to read out the contents of the flash memory, while the "PGM DATA HV" block is used to selectively deliver high power to bit-lines during programming. The "I/O BUFFER" controls the input and output on the Q0-Q15/A-1 pads.
|