74HC4024 يک ريپل شمارنده باينري 7 مرحله اي با ورودي ساعت (CP)، ورودي بازنشاني اصلي ناهمزمان (MR) و هفت خروجي موازي کاملا بافر (Q0 تا Q6) است. شمارنده در انتقال از بالا به پايين CP پيشرفت مي کند. يک HIGH در MR تمام مراحل شمارنده را پاک مي کند و همه خروجي ها را LOW، مستقل از وضعيت CP، مجبور مي کند. هر مرحله شمارنده يک فليپ فلاپ ضامن ثابت است. عملکرد ماشه اشميت در ورودي ساعت باعث مي شود مدار نسبت به زمان هاي افزايش و کاهش کندتر ساعت بسيار متحمل شود. ورودي ها شامل ديودهاي گيره هستند. اين امکان استفاده از مقاومت هاي محدود کننده جريان را براي اتصال ورودي به ولتاژهاي بيش از VCC فراهم مي کند.

The 74HC4024 is a 7-stage binary ripple counter with a clock input (CP), an overriding asynchronous master reset input (MR) and seven fully buffered parallel outputs (Q0 to Q6). The counter advances on the HIGH-to-LOW transition of CP. A HIGH on MR clears all counter stages and forces all outputs LOW, independent of the state of CP. Each counter stage is a static toggle flip-flop. Schmitt-trigger action in the clock input makes the circuit highly tolerant to slower clock rise and fall times. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.